DATA RECORDER

Patent Number:

JP6309800

Publication date:

1994-11-04

Inventor(s):

TAGAMI NARIAKI; others: 01

Applicant(s):

SONY CORP

Requested Patent:

JP6309800

Application Number: JP19930113653 19930417

Priority Number(s):

IPC Classification:

G11B20/10

EC Classification:

Equivalents:

Abstract

PURPOSE:To generate the recording data of plural channels with a simple circuit configuration by subjecting data distributed in channels in accordance with the number of recording heads to timedivision multiplexing and coding processing or the like.

CONSTITUTION: Variable length encoded data in a variable length encoding circuit 16. are distributed into two channels in accordance with the number, for instance 4, of heads by a channel distributor 12 to be signals S7A, S7B and time-division-multiplexed by a parallel-series conversion circuit 1 and processed by each one unit of an outer code forming circuit 52, a sharing circuit 3, a scramble circuit 55 performing a coding procession. Further, the data are made to be signals S11A, S11B by a seriesparallel conversion circuit 6 and become recording signals for four pieces of heads S12A1 and S12A2, S12B1 and S12B2 by being processed respectively with modulators 21A, 21B. Thus, recording data of plural channels are generated with a simple circuit configuration.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-309800

(43)公開日 平成6年(1994)11月4日

(51)Int.Cl.⁵

識別記号 庁内整理番号

FΙ

技術表示箇所

G 1 1 B 20/10

3 4 1 Z 7736-5D

審査請求 未請求 請求項の数5 FD (全 15 頁)

(21)出願番号

(22)出顧日

特願平5-113653

(71)出願人 000002185

ソニー株式会社

平成5年(1993)4月17日

東京都品川区北品川6丁目7番35号

(72)発明者 田上 就章

東京都品川区北品川6丁目7番35号ソニー

株式会社内

(72) 発明者 上田 衛

東京都品川区北品川6丁目7番35号ソニー

株式会社内


(74)代理人 弁理士 田辺 恵基

(54)【発明の名称】 データ記録装置

(57)【要約】

[目的] 簡易な回路構成により複数チヤンネルの記録デ ータを形成することができるデータ記録装置を提案す

【構成】記録ヘツドの個数又は記録ヘツドの搭載位置に 応じて複数のチャンネルにチャンネル分配されたデータ を時分割多重し、当該時分割多重されてなるデータをコ ーデイング回路によつてコーデイング処理するようにし たことにより、簡易な回路構成により複数チヤンネルの 記録データを形成することができる。



【特許請求の範囲】

【請求項1】回転ドラム上に搭載された複数の記録へツドによつてテープ状の記録媒体の長手方向に対して順次斜め方向に記録データを記録するデータ記録装置において、

1

上記記録ヘツドの個数又は上記記録ヘツドの搭載位置に 応じて複数のチヤンネルにチヤンネル分配されたデータ を時分割多重し、当該時分割多重されてなるデータをコ ーデイング回路によつてコーデイング処理した後、上記 複数の記録ヘツドに供給して上記記録媒体に記録するよ 10 うにしたことを特徴とするデータ記録装置。

【請求項2】上記複数チヤンネルのデータ又は上記時分割多重されてなるデータは所定の位相差が設けられたことを特徴とする請求項1に記載のデータ記録装置。

【請求項3】上記コーデイング回路はスクランブル回路でなり、上記時分割多重されてなるデータに対して所定のランダム符号データを加算するようにしたことを特徴とする請求項1に記載のデータ記録装置。

【請求項4】上記スクランブル回路は、第1、第2、第3、第4、第5、第6、第7及び第8のシフトレジスタが順次直列接続され、

上記第1~第8のシフトレジスタは、それぞれ上記チヤンネル数に応じた数のフリツプフロツプが直列接続され、

上記第4及び第8のシフトレジスタの出力を第1の排他的論理和回路に送出し、上記第3のシフトレジスタの出力及び上記第1の排他的論理和回路の出力を第2の排他的論理和回路に送出し、上記第2のシフトレジスタの出力及び上記第2の排他的論理和回路の出力を第3の排他的論理和回路に送出すると共に、当該第3の排他的論理和回路の出力を上記第1のシフトレジスタに送出することにより、上記第8のシフトレジスタから順次出力される時分割多重された上記チヤンネル数分のランダム符号データを、上記時分割多重されてなるデータに加算するようにしたことを特徴とする請求項3に記載のデータ記録装置。

【請求項5】上記スクランブル回路は、

予めM系列のランダム符号データが記憶され、入力データに応じた上記ランダム符号データを出力する記憶手段を有し、

上記記憶手段の後段に、8個のフリツプフロツプが並列接続されてなる並列入力並列出力形のシフトレジスタを上記チヤンネル数分直列接続すると共に、上記シフトレジスタのうち最後段のシフトレジスタの出力を上記記憶手段に入力することにより、上記最後段のシフトレジスタから順次出力される時分割多重された上記チヤンネル数分のランダム符号データを、上記時分割多重されてなるデータに加算するようにしたことを特徴とする請求項3に記載のデータ記録装置。

【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

産業上の利用分野

従来の技術(図5~図10)

発明が解決しようとする課題(図5~図7、図9及び図10)

課題を解決するための手段(図1、図2及び図4)

作用(図1、図2及び図4)

実施例 (図1~図4)

0 発明の効果

[0002]

【産業上の利用分野】本発明はデータ記録装置に関し、特に回転ドラムに搭載された複数の記録へツドによつてテープ状記録媒体に記録データを記録するデータ記録装置に適用して好適なものである。

[0003]

【従来の技術】従来、この種のデータ記録装置として、例えばデイジタルビデオテープレコーダ(DVTR)がある。DVTRにおいては、高ビツトレートの映像デー20 夕を、図6に示すように、回転ドラム1上に搭載された複数の記録ヘツド2、3、4及び5によつて、当該回転ドラム1に巻回された記録テープ6上に記録し、これにより全体的な記録レートを確保した状態で1つの記録ヘッド当りの記録レートを下げることができるようになされている。

 $[0\ 0\ 0\ 4]$ ここで記録ヘッド2及び4、又は記録ヘッド3及び5はそれぞれ対向した位置に配置されている。これに対して隣接した記録ヘッド2及び3、又は記録ヘッド4及び5はそれぞれ中心角 θ [$^{\circ}$] 分ずれた位置に配置されている。これによりDVTRにおいては、図7に示すように、矢印Iの方向に走行する記録テープ6の長手方向に対して順次斜め方向J方向に記録ヘッド2~5が走査することにより記録トラックTR1、TR2、TR3、TR4、TR5、TR6、……を形成するようになされている。

【0005】ここで記録トラツクTR1、TR2、TR3及びTR4はそれぞれ記録ヘツド2、3、4及び5によつて順次形成される。この結果記録トラツクTR1及びTR2は隣接する記録ヘツド2及び3によつてほぼ同時に記録されるが、当該記録ヘツド2及び3の取付角度差 θ (°) に対応した時間 τ だけずれて記録される。これと同様に記録トラツクTR3及びTR4は隣接する記録ヘツド4及び5によつてほぼ同時に記録されるが、当該記録ヘツド4及び5の取付角度差 θ (°) に対応した時間 τ だけずれて記録される。

【0006】このようにDVTRにおいては、隣接する記録へツド間に取付角度差 θ [°] に応じた記録時間差 τ が生じる。この結果DVTRにおいては、記録信号を複数のチヤンネルに分割し、当該チヤンネル間に記録時50 間差 τ に応じた所定の位相差を設けた後、これを各記録

ヘッドに供給するようになされている。

【0007】すなわちDVTRの記録系10は、図7に示すように、入力するアナログビデオ信号S1をアナログデイジタル変換回路11を介してチャンネル分配器12に送出する。チャンネル分配器12はアナログデイジタル変換回路11から出力されるデイジタルビデオ信号S2をデイジタル信号S3A及びS3Bに分配し、これにより高レートのデイジタルビデオ信号S2を低レートのデイジタル信号S3A及びS3Bの2チャンネルに分配するようになされている。

【0008】 DVTRの記録系10はこのデイジタル信号S3A及びS3Bをそれぞれシヤフリング回路13A及び13Bによつてシヤフリング処理し、このシヤフリングデータS4A及びS4Bを続くDCT変換回路14A及び14Bに送出する。DCT変換回路14A及び14Bは各DCTブロツクのデータに対して離散コサイン変換を施し、これをDCTデータS5A及びS5Bとして続く量子化回路15A及び15Bに送出する。

【0009】量子化回路15A及び15Bは可変長符号 化回路16A及び16Bからフイードバツクされたデー 20 夕長情報に基づいて目標圧縮率を実現するための量子化 レベルを調べ、当該量子化レベルに基づいてDCTデー タS5A及びS5Bを量子化することによつてその情報 を圧縮し、これを量子化データS6A及びS6Bとして 続く可変長符号化回路16A及び16Bに送出する。

【0010】可変長符号化回路16A及び16Bは量子化データS6A及びS6Bを可変長符号化して、フオーマットに定められたプロツク長の可変長符号データS7A及びS7Bを生成し、これを外符号形成回路17A及び17Bに送出する。外符号形成回路17A及び17B 30は可変長符号データS7A及びS7Bにパースト誤り訂正符号を付加する。

【0011】DVTRの記録系10は外符号形成回路17A及び17Bの出力データS8A及びS8Bをシヤフリング回路18A及び18Bによつてシヤフリング処理した後、内符号形成回路19A及び19Bによつてランダム誤り訂正符号を付加し、このデータS10A及びS10Bを続くチヤンネルコーデイング回路20A及び20Bに送出する。チャンネルコーデイング回路20A及び20Bはランダム誤り訂正符号が付加されたデータS4010A及びS10Bを磁気記録再生し易いデータに符号化して、これをチャンネルコーデイングデータS11A及びS11Bとして続く変調器21A及び21Bに送出する。

【0012】すなわち、チヤンネルコーデイング回路2 0A及び20Bは入力データS10A及びS10Bに対 してスクランブルドNZR変換、NRZI変換、8-1 0変換又はミラー変換等を施して、入力データS10A 及びS10Bの低周波成分を抑制するようになされてい る。変調器21A及び21Bはチヤンネルコーデイング 50

データS11A及びS11Bを磁気テープ6に記録し易い符号に変換し、これを記録データS12 A_i 、S12 A_i 、S12 B_i 及びS12 B_i としてそれぞれ各記録 ヘツド2、4、3及び5に送出する。

【0013】このようにDVTRの記録系10においては、チヤンネル分配器12によつて1チヤンネルのデータを2チヤンネルのデータ(以下データS3A、S4A、S5A、S6A、S7A、S8A、S9A、S10A、S11A、S12A、及びS12A、をAチヤンネルデータ、データS3B、S4B、S5B、S6B、S7B、S8B、S9B、S10B、S11B、S12B、及びS12B、をBチヤンネルデータと呼ぶ)に分配して、各チヤンネルデータを独立に処理するようになされている。

【0014】ここでAチヤンネルデータ及びBチヤンネルデータはシヤフリング回路13A及び13B、又はシヤフリング回路18A及び18Bによつてシヤフリング処理される際メモリからの読出し時間がずらされ、この結果各チヤンネルデータ間には記録時間差 τ に応じた位相差を形成するようになされている。

【0015】 これによりAチャンネルデータの記録データ12A,及び12A,を対向する記録ヘッド2及び4に供給すると共にBチャンネルデータの記録データ12B,及び12B,を対向する記録ヘッド3及び5に供給することにより、隣接する記録ヘッド2及び3、又は4及び5には記録時間差 τ に応じた位相差を有する記録データ12A,及び12B,、又は12A,及び12B,が供給されるようになされている。

【0016】またDVTRの記録系10においては、チャンネルコーデイング回路20A及び20Bとして比較的簡易な回路構成で実現できかつ特性の良いスクランブル回路が用いられている。ここでAチャンネルデータ用のスクランブル回路22Aは、図8に示すように、外符号形成回路17A、シャフリング回路18A及び内符号形成回路19Aでなる誤り訂正符号器23Aによつて誤り訂正符号が付加されたデータS10Aに、スクランブル信号発生回路24Aで発生したランダム符号データS20Aを加算するようになされ、これにより符号化されたデータS11Aは変調器21A及びロータリトランス26Aを介して記録データ12A、及び12A、に変換されてAチャンネルデータ記録用の記録へツド2及び4によつて磁気テープ6に記録されるようになされてい

【0017】また再生ヘッド27によつて再生された再生データはロータリトランス28及び復調器29を介してスクランブル回路30に送出され、この再生データにスクランブル信号発生回路31で発生したランダム符号データを加算することにより複合化し、続く誤り訂正複合器33で誤り訂正を施して出力するようになされている。

【0018】スクランブル信号発生回路24Aとして は、原始多項式G(x)が、次式、

 $G(x) = x^8 + x^4 + x^3 + x^2 + 1$ で表わすことができるシリアル型のスクランブル信号発 生回路がある。このスクランブル信号発生回路24A は、図9に示すように、それぞれ直列接続されたDフリ ツプフロツプD。 $\sim D$,及び当該DフリツプフロツプD。~D₁の帰還ループに接続された排他的論理和ゲート $35\sim37$ により構成され、各フリツプフロツプD。 \sim D_{r} は所定の時点で入力されるリセツト信号 $S_{r,s,r}$ に基 10 シヤフリング回路 1 8 A 及び 1 8 B 、内符号形成回路 1づいてリセツト動作するようになされている。

【0019】この結果スクランブル信号発生回路24A はM系列(maximum period sequence)のランダム符号 データS20Aを発生するようになされている。これに よりスクランブル回路22Aにおいては、排他的論理和 ゲート25Aにおいて入力データS10Aとランダム符 号データS20Aとの排他的論理和をとり、これをスク ランブルデータS11Aとして出力するようになされて

【0020】これに対して、図10に示すように、8ク 20 力も大きくなる問題がある。 ロツク分のM系列のランダム符号データが予め計算して 記憶されたROM(Read Only Memory)38の後段に8 個のDフリツプフロツプD。~D, がそれぞれ並列接続 されたパラレル型のスクランブル回路42Aがある。

【0021】このスクランブル回路42Aは各フリツプ フロツプD。~D、に保持したランダム符号データS2 0 Aをクロツク毎に排他的論理和ゲート25 Aに送出す ると共にROM38に送出し、このように各フリップフ ロツプD。 \sim D、は予めROM38に記憶された8ビツ トのランダム符号データS20Aを順次出力し得るよう 30 になされている。

【0022】この結果パラレル型のスクランブル信号発 生回路42Aにおいては、1クロツク毎に8ピツト分の 処理ができることにより処理速度を低減し得るようにな されている。すなわちパラレル型のスクランブル回路4 2Aは、図11に示すように、時点 t。 においてリセツ ト信号 S,x, が立ち下がると、順次入力される 8 ピツト 単位の入力データ A_{D0} 、 A_{D1} 、 A_{D2} 、……とフリツプ フロツプD。~D, によつて順次出力される8ビツト単 位のランダム符号データ A_{P0} 、 A_{P1} 、 A_{P2} 、……との排 40 他的論理和をとつて、符号列の変化の大きいスクランプ ルデータ A_{R0} 、 A_{R1} 、 A_{R2} 、……を形成するようになさ れている。

[0023]

【発明が解決しようとする課題】このようにDVTRに おいては隣接する記録ヘツド2及び3、又は4及び5の 取付角度差 θ ($^\circ$) に基づいて、記録ヘツド2及び3、 又は4及び5の間に記録時間差 τ が発生し、このためDVTRの記録系10においては入力するビデオ信号S2 をチャンネル分配器12によつて2チャンネル(記録へ 50 【数1】

..... (1)

ツドの数によつてはそれ以上) に分配して各チヤンネル 毎に信号処理を行うようになされている。

【0024】従つて記録系10においては、シヤフリン グ回路13A及び13B、DCT変換回路14A及び1 4 B、量子化回路 1 5 A 及び 1 5 B、可変長符号化回路 16A及び16B、外符号形成回路17A及び17B、 9. A 及び19B、チヤンネルコーデイング回路20A及 び20B及び変調器21A及び21Bがそれぞれ2個ず つ必要となり、全体としての回路規模が大きくなる問題 がある。

【0025】これと同様に、チャンネルコーデイング回 路20Aとして図10又は図11について上述したスク ランブル回路22A又は42Aを適用した場合において も、さらにBチヤンネルデータ用のスクランブル回路が 必要となり、この分回路規模が大きくなると共に消費電

【0026】特にパラレル型のスクランブル回路42A においては、ROM38が多数の排他的論理和ゲートに よつて構成されていることにより、このようなスクラン ブル回路42Aを複数個設けた場合には回路規模が非常 に大きくなる問題がある。

【0027】本発明は以上の点を考慮してなされたもの で、比較的簡易な回路構成により複数チヤンネルの記録 データを形成することができるデータ記録装置を提案し ようとするものである。

[0028]

【課題を解決するための手段】かかる課題を解決するた め本発明においては、回転ドラム1上に搭載された複数 の記録ヘツド2~5によつてテープ状の記録媒体6の長 手方向に対して順次斜め方向に記録データS12A, 、 S 1 2 A, 、 S 1 2 B, 、 S 1 2 B, を記録するデータ 記録装置50において、記録ヘツド2~5の個数又は記 録ヘツド[']2~5の搭載位置に応じて複数のチヤンネルに チヤンネル分配されたデータS3A及びS3Bを時分割 多重し、時分割多重されてなるデータS33をコーデイ ング回路55によつてコーデイング処理した後、複数の 記録ヘツド2〜5に供給して記録媒体6に記録するよう

【0029】また本発明においては、複数チャンネルの データS7A、S7B又は時分割多重されてなるデータ S33は所定の位相差 τ が設けられるようにする。

【0030】また本発明においては、コーデイング回路 55はスクランブル回路55又は65でなり、時分割多 重されてなるデータS33に対して所定のランダム符号 データS35を加算するようにする。

【0031】また本発明においては、スクランブル回路

55は、第1、第2、第3、第4、第5、第6、第7及 び第8のシフトレジスタSR0~SR7が順次直列接続 され、第1~第8のシフトレジスタSR0~SR7は、 それぞれチヤンネル数に応じた数のフリツプフロツプD 。, 及びD。, 、 D., 及びD, , 、 D, , 及びD, , 、 D, , 及びD 31、D41及びD42、D51及びD52、D61及びD62、D71 及びDtiが直列接続され、第4及び第8のシフトレジス タSR3及びSR7の出力を第1の排他的論理和回路6 0に送出し、第3のシフトレジスタSR2の出力及び第 1の排他的論理和回路60の出力を第2の排他的論理和 10 回路61に送出し、第2のシフトレジスタSR1の出力 及び第2の排他的論理和回路61の出力を第3の排他的 論理和回路62に送出すると共に、第3の排他的論理和 回路62の出力を第1のシフトレジスタSROに送出す ることにより、第8のシフトレジスタSR7から順次出 力される時分割多重されたチヤンネル数分のランダム符 号データS35を、時分割多重されてなるデータS33 に加算するようにする。

【0032】さらに本発明においては、スクランブル回 路65は、予めM系列のランダム符号データが記憶さ れ、入力データに応じたランダム符号データを出力する 記憶手段66を有し、記憶手段66の後段に、8個のフ リップフロップD。~D、又はD。~D、が並列接続さ れてなる並列入力並列出力形のシフトレジスタ67又は 68をチャンネル数分直列接続すると共に、シフトレジ スタ67又は68のうち最後段のシフトレジスタ68の 出力を記憶手段66に入力することにより、最後段のシ フトレジスタ68から順次出力される時間多重されたチ ヤンネル数分のランダム符号データS35を、時分割多 重されてなるデータS33に加算するようにする。

[0033]

【作用】記録ヘツド2~5の個数又は記録ヘツド2~5 の搭載位置に応じて複数のチヤンネルに分配されたデー タS3A及びS3Bを時分割多重し、時分割多重されて なるデータS33をコーデイング回路55によつてコー デイング処理するようにすれば、1つのコーデイング回 路55によつてコーデイング処理を行うことができ、か くして比較的簡易な回路構成により複数チヤンネルの記 録データS12A,、S12A,及びS12B,、S1 2B, を形成することができる。

[0034]

【実施例】以下図面について、本発明の一実施例を詳述

【0035】(1)第1実施例

図7との対応部分に同一符号を付して示す図1におい て、50は全体としてデイジタルビデオテープレコーダ (DVTR) の記録系を示し、位相差のある2チヤンネ ルの記録データS12A、及びS12A、と記録データ S12日、及びS12日、とを形成し得るようになされ ている。

【0036】記録系50は可変長符号化回路16A及び 16 Bから出力される可変長符号データS7A及びS7 Bをパラレルシリアル変換回路51に送出する。パラレ ルシリアル変換回路51は2チヤンネルの可変長符号デ ータS7A及びS7Bを時分割多重することにより1チ ヤンネルのシリアルデータS30として出力するように なされている。

【0037】この結果続く外符号形成回路52、シヤフ リング回路53、内符号形成回路54及びスクランプル 回路55はこの時分割多重されてなる1チャンネルのデ ータをそれぞれ1個の回路によつて処理するようになさ れている。

【0038】これによりDVTRの記録系50において は、外符号形成回路52、シヤフリング回路53、内符 号形成回路54及びスクランブル回路55の回路数を従 来の半分に低減できるようになされている。

【0039】・ここでパラレルシリアル変換回路51によ つて時分割多重されてなるシリアルデータS30は、外 符号形成回路52によつて外符号パリテイを付加され、 20 続くシヤフリング回路53のメモリに書き込まれる。シ ヤフリング回路53のメモリに書き込まれたデータS3 1はメモリから読み出される際、時分割多重された各チ ヤンネル間において書込時間差τ (図6)に応じた分だ け位相がずらされて続く内符号形成回路54に送出され

【0040】内符号形成回路54はシヤフリングデータ S32に対して内符号パリテイを付加し、これをスクラ ンブル回路55に送出する。スクランブル回路55は内 符号が付加されたデータS33にM系列のランダム符号 30 データを付加し、これを続くシリアルパラレル変換回路 56に送出する。シリアルパラレル変換回路56は時分 割多重されてなる1チヤンネルのスクランブルデータS 34を2チヤンネルのパラレルデータS11A及びS1 1 Bに分割し、これを続く変調器 2 1 A 及び 2 1 B に送 出するようになされている。

【0041】ここでシリアルパラレル変換回路56によ つて分割されてなるパラレルデータS11A及びS11 Bは、シヤフリング回路53のメモリからの読出し時に おいて形成された位相差を有する。変調器21A及び2 1Bは位相差があるパラレルデータS11A及びS11 40 Bを変調し、記録データS12A, 及びS12A, をそ れぞれ対向する記録ヘツド2及び3 (図5) に供給する と共に、記録データS12B、及びS12B、を記録へ ツド2及び3に対して書込時間差τを有する記録ヘツド 4及び5(図5)に供給するようになされている。

【0042】ここでスクランブル回路55は、図2に示 すように、2段のDフリップフロップD。及びD。,、D 1. 及びD. 2、D. 1 及びD. 2、D3 1 及びD3 2、D4 1 及びD ,,、D,,及びD,,、D,,及びD,,、D,,及びD,,がそれ 50 ぞれ直列接続されてなる第1、第2、第3、第4、第

10

5、第6、第7及び第8のシフトレジスタSR0、SR1、SR2、SR3、SR4、SR5、SR6及びSR7が直列接続されている。

【0043】また各シフトレジスタSR $0\sim$ SR7の前段のフリップフロップ D_{01} 、 D_{11} 、 D_{21} 、 D_{31} 、 D_{41} 、 D_{41} 、 D_{41} 、 D_{41} 、 D_{41} 、 D_{41} 、 D_{42} 、 $D_$

[0044]第2の排他的論理和ゲート61は第1の排他的論理和ゲートの出力と第3のシフトレジスタSR2の出力との排他的論理和をとり、これを第3の排他的論理和ゲート62は第2の排他的論理和ゲート61の出力と第2のシフトレジスタSR1の出力との排他的論理和をとつて第20のシフトレジスタSR10に出力するようになされている。

【0045】これによりスクランブル回路55においては、第8のシフトレジスタSR7から原始多項式が

(1) 式で示されるM系列のランダム符号データS35を出力し得るようになされている。ここでランダム符号データS35は2つのM系列ランダム符号データが時分割多重されてなり、かくしてスクランブル回路55においては1つの回路で2チヤンネルのランダム符号データS35を発生し得るようになされている。

【0046】この結果スクランブル回路55においては、排他的論理和ゲート63において時分割多重されてなる入力データS33に時分割多重されたランダム符号データS35を付加し、これを時分割多重された1チャンネルのスクランブルデータS34として出力し得るようになされている。

【0047】すなわちスクランブル回路55は、図3(C)に示すように、Aチャンネルデータ A_{D0} 、 A_{D1} 、 A_{D2} 、……及びBチャンネルデータ B_{D0} 、 B_{D1} 、 B_{D2} 、……が時分割多重されてなる入力データS33に応じて、図3(F)に示すように、Aチャンネルデータ用ランダム符号データ A_{1N1} 、 A_{P1} 、 A_{P2} 、……及びBチャンネルデータ用ランダム符号データ B_{1N1} 、 B_{P1} 、 B_{P2} 、……を順次交互に発生する。

【0048】 ここでスクランブル回路 55 における A チャンネルデータ用ランダム符号データ A_{181} 、 A_{71} 、 A_{72} 、 \cdots の形成動作に着目すると、スクランブル回路 55 は A チャンネルデータ A_{100} 、 A_{101} 、 A_{102} 、 \cdots の先頭のデータ A_{100} が入力されると、この時点 t_{100} において論理値が「1」から「0」に立ち下がるリセット信号 S

50

「XIXを各シフトレジスタSR0~SR7の後段のフリツプロップDo2、D12、D22、……、D12に入力する。 【0049】この結果フリップフロップDo2、D12、D22、……、D12に初期値がセットされると、その値に基づいて排他的論理和ゲート60~62において計算された値がフリップフロップDo2に保持されると同時にフリップフロップDo2、D12、D22、……、D62の値がそれぞれフリップフロップD11、D21、D31、……、D71に保持される。この演算により最後段のフリップフロップロップD12からはM系列のランダム符号データA1×1(図3(F))が出力され、このデータA1×1が排他的論理和ゲート63においてAチャンネルデータの先頭のデータA1。に加算されてスクランブルデータA1。(図3(G))が得られる。

【0050】スクランブル回路55は時点 t_2 で次のクロツク信号が入力されると、前時点 t_1 でフリップフロップ D_{01} 、 D_{11} 、 D_{21} 、……、 D_{21} に保持した値を単純に右シフトしてフリップフロップ D_{02} 、 D_{12} 、 D_{22} 、……、 D_{22} 、 D_{23} 、……、 D_{24} に入力する。

【0052】このようにスクランブル回路55は1クロック毎に演算シフト及び単純シフトを繰り返すことにより1クロックおきにM系列のAチャンネルデータ用ランダム符号データ $A_{1\times 1}$ 、 $A_{1\times 1}$ 、 $A_{1\times 2}$ 、……を出力するようになされている。

【0053】またスクランブル回路55におけるBチヤンネルデータ用ランダム符号データ $B_{1\times1}$ 、 $B_{1\times1}$ 、 $B_{1\times1}$ 、 $B_{1\times1}$ 、 $B_{1\times1}$ 、 $B_{1\times1}$ 、 B_{1

【0060】以上の構成によれば、パラレルシリアル変換回路51によつて2チヤンネルのデータS7A及びS7Bを時分割多重したことにより、外符号形成回路52、シヤフリング回路53、内符号形成回路54及びスクランブル回路55を従来の半分の回路数により構成することができ、回路規模の小さいDVTRの記録系50

12

【 $0\ 0\ 6\ 1$ 】またそれぞれ2段のフリツプフロツプが直列接続された第 $1\sim$ 第8のシフトレジスタSR $0\sim$ SR107を設けたことにより、2チヤンネルのデータが時分割多重されてなるデータS33に対して、1つの回路によつてスクランブル処理を施すことができるスクランブル回路55を実現することができる。

【0062】(2)第2実施例

を実現することができる。

図4において、65は全体としてDVTRの記録系50に用いられるスクランブル回路の第2実施例を示すもので、予めM系列のランダム符号データが計算されて記憶されたROM66の後段に、それぞれ8個のフリツプフロップが並列接続されてなる第1及び第2のシフトレジスタ67及び68が接続されている。

【0063】第1のシフトレジスタは8個のDフリツプフロツプD。、 D_1 、 D_2 、……、 D_3 が並列接続された並列入力並列出力形のシフトレジスタでなり、1クロック毎にROM66から出力される8ピット分のデータを取り込むと共に、取り込んだデータを続く第2のシフトレジスタ68に出力するようになされている。

【0064】これと同様に、第2のシフトレジスタ68は8個のDフリツプフロツプD。 \sim D」。が並列接続された並列入力並列出力形のシフトレジスタでなり、1クロック毎に第1のシフトレジスタ67から出力される8ピット分のデータを取り込むと共に、この取り込んだデータを排他的論理和ゲート63及びROM66に出力するようになされている。

【0065】この結果スクランブル回路65においては 1クロック毎に8ビット単位のランダム符号データS35を発生し得るようになされている。これによりスクランブル回路65においては、上述したスクランブル回路55に比して1クロック毎に多くの処理ができることにより、一段と処理速度を低減し得るようになされてい 3。また第1のシフトレジスタ67は各フリップフロップD。~D,にリセット信号SIXIBを入力すると共に、第2のシフトレジスタ68は各フリップフロップS。~SISにリセット信号SIXIAを入力し、これにより第1及び第2のシフトレジスタ67及び68はそれぞれリセット信号SIXIB及びSIXIAに基づいてリセット動作するようになされている。

【0066】以上の構成において、スクランブル回路65はパラレルシリアル変換回路51において時分割多重されると共に、シヤフリング回路53において位相差が50設けられた1チヤンネルの入力データS33(図3

トレジスタSR0~SR7の後段のフリツプフロツプD $_{0,2}$ 、 $D_{1,2}$ 、 $D_{1,2}$ 、 \cdots \cdots $D_{1,1}$ にAチャンネルデータ用ランダム符号データを保持している際には前段のフリツプフロツプD $_{0,1}$ 、 $D_{1,1}$ 、 $D_{1,1}$ 、 \cdots $D_{1,1}$ にBチャンネルデータ用ランダム符号データを保持し、これとは逆に後段のフリツプフロツプD $_{0,2}$ 、 $D_{1,2}$ 、 $D_{1,2}$ 、 \cdots $D_{1,2}$ に Bチャンネルデータ用ランダム符号データを保持している際には前段のシフトレジスタ $D_{0,1}$ 、 $D_{1,1}$ 、 $D_{1,1}$ 、 \cdots \cdots $D_{1,1}$ に Aチャンネルデータ用ランダム符号データを保持する。

【0055】従つてスクランブル回路55はAチャンネルデータ用ランダム符号データを演算シフトしている場合にはBチャンネルデータ用ランダム符号データを単純シフトし、これに対してBチャンネルデータ用ランダム符号データを演算シフトしている場合にはAチャンネルデータ用ランダム符号データを単純シフトする。この結果スクランブル回路55は、図3(F)に示すように、Aチャンネルデータ用ランダム符号データA1 κ 1、 κ 1、 κ 2、……と κ 3、 κ 5 と κ 5 と κ 5 と κ 6 と κ 6 と κ 7 を κ 8 を κ 9 と κ 9

 A_{P1} 、 A_{P2} 、…… EB チャンネルデータ用フンダム付号 データ B_{181} 、 B_{P1} 、 B_{P2} 、…… が時間多重されたラン 20 ダム符号データS 3 5 を発生することができるようにな されている。

【0056】かくして、時分割多重されてなる入力データS33と時間多重されたランダム符号データS35が排他的論理和ゲート63によつて加算されると、図3(G)に示すように、時分割多重されたスクランブルデータS34を得ることができる。

【0057】以上の構成において、記録系50はチャンネル分配器 12によつて2チャンネルに分配されたデータ83 A及び83 Bをシャフリング処理、DCT変換処 30 理、量子化処理及び可変長符号化処理後、パラレルシリアル変換回路 51 によつて1 チャンネルのシリアルデータ830 に時分割多重する。時分割多重されてなるシリアルデータ830 は外符号及び内符号が付加されると共に、記録ヘッドによる記録時間差 τ に応じた位相差が設けられた後、スクランブル回路 55 に入力される。

【0058】スクランブル回路55は、時分割多重されたAチャンネルデータA₀₀、A₀₁、A₀₂、……及びBチャンネルデータB₀₀、B₀₁、B₀₂、……のそれぞれにA チャンネルデータ用ランダム符号データA_{1×1}、A_{1×1}、A_{1×1}、A₂、……及びB チャンネル用ランダム符号データB_{1×1}、B₁、B₁、B₁、……を加算してスクランブルデータB3 4 を形成する。

【0059】スクランブルデータS34は続くシリアルパラレル変換回路56によつて、図3(H)及び(I)に示すように、それぞれ記録時間差 τ に応じた位相差があるAチヤンネルデータ A_{R0} 、 A_{R1} 、 A_{R2} 、……及びBチヤンネルデータ B_{R0} 、 B_{R1} 、 B_{R2} 、……の2チヤンネルに分けられ、これらのデータは続く変調器21A及び21Bを介して各記録ヘッド $2\sim5$ に供給される。

20

(C))を、1クロツク毎に8ビツトずつ入力する。ここでスクランブル回路65はそれぞれ8ビツト構成のAチャンネルデータ A_{00} 、 A_{01} 、 A_{02} 、……の先頭のデータ A_{00} が入力されると、この時点 t_{1} において論理値が「1」から「0」に立ち下がるリセツト信号 $S_{1,N,1,1}$ を第2のシフトレジスタ68に入力して、第2のシフトレジスタ68の全てのフリツプフロツプ D_{0} ~ D_{1} を初期設定する。

【0067】これと同様にスクランブル回路65はそれぞれ8ビット構成のBチャンネルデー9 B_{00} 、 B_{01} 、 B_{10} 02、……の先頭のデー9 B_{00} が入力されると、この時点t4、において論理値が「11」から「01」に立ち下がるリセット信号 $S_{1\times 10}$ を第1のシフトレジス9670全てのフリップフロップ D_{5} $\sim D_{15}$ を初期設定する。

【0068】スクランブル回路65は第1のシフトレジスタ67にAチャンネル用ランダム符号データ $A_{1\times 1}$ 、 A_{11} 、 A_{12} 、……を保持している際には第2のシフトレジスタ68にBチャンネル用ランダム符号データ $B_{1\times 1}$ 、 B_{12} 、……を保持し、これとは逆に第1のシフトレジスタ67にBチャンネル用ランダム符号データ $B_{1\times 1}$ 、 B_{12} 、……を保持している際には第2のシフトレジスタ68にAチャンネル用ランダム符号データ $A_{1\times 1}$ 、 A_{11} 、 A_{12} 、……を保持する。

【0069】ここでスクランブル回路65は、クロツク毎に第1のシフトレジスタ67に保持した8ピットのデータを第2のシフトレジスタ68に出力する単純シフトと、第2のシフトレジスタ68に保持した8ピットのデータを排他的論理和ゲート63に出力すると共に当該出力データをROM66に供給することによりROM66により得られる演算結果データを第1のシフトレジスタ67に取り込む演算シフトとを順次繰り返す。

【0070】この結果スクランブル回路65はAチャンネル用ランダム符号データを演算シフトしている場合にはBチャンネル用ランダム符号データを単純シフトし、これに対してBチャンネル用ランダム符号データを演算シフトしている場合にはAチャンネル用ランダム符号データを単純シフトする。この結果スクランブル回路65は、図3(F)に示すように、8ビツト単位のAチャンネルデータ用ランダム符号データA $_{1\times1}$ 、 $A_{1\times1}$ 、 $A_{1\times2}$ 、……と8ビツト単位のBチャンネルデータ用ランダム符号データB $_{1\times1}$ 、 $B_{1\times2}$ 、……が時間多重されたランダム符号データS35を発生することができるようになされている。

【0071】この8ビット単位のランダム符号データS35は排他的論理和回路63において同じく8ビット単位の入力データS33に加算され、この結果スクランブル回路65は、図3(G)に示すように、時分割多重されかつ8ビット単位のスクランブルデータS34を生成する。

【0072】以上の構成によれば、予めM系列のランダム符号データが計算されて記憶されてなるROM 660 後段に、それぞれ8個のフリップフロップ $D_0 \sim D_7$ 、 $D_5 \sim D_{15}$ が並列接続されてなる第1及び第2のシフトレジスタ67及び68を直列接続し、順次時分割多重されてなるAチャンネル用ランダム符号データ及びBチャンネル用ランダム符号データを発生するようにしたことにより、1つのROM 66 により複数チャンネル分のランダム符号データを発生し得、これにより回路規模の大きいROMを共通化できる分回路構成が簡易化されたスクランブル回路65

【0073】また1クロツク毎に8ビツト単位のランダム符号データを発生することができることにより、全体としての処理速度を低減し得るスクランブル回路65を実現できる。

【0074】(3)他の実施例

なお上述の実施例においては、DCT変換回路14A及び14B、量子化回路15A及び15B及び可変長符号化回路16A及び16Bを設け、入力データを圧縮処理する場合について述べたが、本発明はこれに限らず、圧縮処理しない場合にはDCT変換回路14A及び14B、量子化回路15A及び15B及び可変長符号化回路16A及び16Bを省略しても良く、この場合においても上述の場合と同様の効果を得ることができる。

【0075】また上述の実施例においては、チヤンネルコーデイング回路としてスクランブル回路55及び65を用いた場合について述べたが、本発明はこれに限らず、チヤンネルコーデイング回路として例えばNRZI(non-return-to-zero-invert)変換回路、8-10変換回路又はミラー変換回路等を用いた場合にも適用することができる。

【0076】また上述の第1実施例においては、2チャンネルのデータを時分割多重してなる入力データに、2 チャンネルのランダム符号データを時分割多重して加算する場合について述べたが、本発明はこれに限らず、時分割多重されてなる入力データのチャンネル数が例えば3チャンネルの場合には第1~第8のシフトレジスタSR0~SR7をそれぞれ3段のフリップフロップによつて構成すれば、3チャンネルのランダム符号データを時がきることができ、このように第1~第8のシフトレジスタSR0~SR7を構成するフリップフロップの段数を、時分割多重されてなる入力データのチャンネル数に合わせれば、入力データのチャンネル数に応じたチャンネル数のランダム符号データを得ることができる。

【0077】同様に上述の第2実施例においては、2チャンネルのデータを時分割多重してなる入力データに、2チャンネルのランダム符号データを時分割多重して加算する場合について述べたが、本発明はこれに限らず、50 時分割多重されてなる入力データのチャンネル数が例え

ば3チヤンネルの場合にはROM66の後段に第1又は 第2のシフトレジスタ67又は68を3段従続接続すれ ば、3チヤンネルのランダム符号データを時分割多重し て発生することができ、このようにROM66の後段に 接続するシフトレジスタ67又は68の段数を、時分割 多重されてなる入力データのチヤンネル数に合わせれ ば、入力データのチヤンネル数に応じたチヤンネル数の ランダム符号データを得ることができる。

【0078】さらに上述の実施例においては、DVTR の記録系50について述べたが、本発明はこれに限ら ず、記録ヘツドに複数チヤンネルの記録データを供給し て当該記録データを記録する種々のデータ記録装置に適 用することができる。また本発明は記録系50に限ら ず、複数チヤンネルで再生する再生系に適用した場合に も上述の場合と同様の効果を得ることができる。

[0079]

【発明の効果】上述のように本発明によれば、記録ヘツ ドの個数又は記録ヘツドの搭載位置に応じて複数のチヤ ンネルにチヤンネル分配されたデータを時分割多重し、 よつてコーデイング処理するようにしたことにより、コ ーデイング回路の回路数を低減し得るデータ記録装置を 実現できる。

【図面の簡単な説明】

【図1】本発明によるデイジタルビデオテープレコーダ の記録系を示すプロツク図である。

【図2】第1実施例のスクランブル回路を示すブロツク 図である。

【図3】実施例の動作の説明に供する信号波形図であ

【図4】第2実施例のスクランブル回路を示すブロツク 図である。

【図5】記録ヘツドの説明に供する略線的平面図であ る。

【図6】記録トラツクの説明に供する略線図である。

【図7】従来のデイジタルビデオテープレコーダの記録 系を示すブロツク図である。

【図8】スクランブル回路の動作の説明に供するブロツ ク図である。

【図9】従来のシリアル型スクランブル回路を示すブロ ツク図である。

【図10】従来のパラレル型スクランブル回路を示すブ ロツク図である。


【図11】従来のスクランブル回路の動作の説明に供す る信号波形図である。

【符号の説明】

1 ……回転ドラム、2~5……記録ヘツド、6……磁気 当該時分割多重されてなるデータをコーデイング回路に 20 テープ、12 ……チャンネル分配器、51 ……パラレル シリアル変換回路、55、65……スクランブル回路、 56……シリアルパラレル変換回路、25A、60~6 3……排他的論理和ゲート、SR0~SR7……シフト レジスタ、D₀ ~D₁₅、D₀₁、D₀₂、D₁₁、D₁₂、 $D_{11}, D_{31}, D_{32}, D_{41}, D_{42}, D_{51}, D_{52}, D_{61}, D$ 62、D71、D72……Dフリツプフロツプ、S181A、S 1 x 1 B ······リセツト信号、 τ ······記録時間差、 S 3 4 ······ スクランブルデータ、S35……ランダム符号データ、

【図1】

50 記錄系



ディジタルビデオテーブレコーダの構成

[図2]





図2 第1実施例のスクランプル回路

【図3】



[図4] (図5)




図4 第2実施例のスクランプル回路




図5 記録ヘッド

図6 記録トラツク

【図7】

10 記錄系 11 12 13A 14A 15A




図7 従来のデイジタルピデオテープレコーダ

図8 データの記録及び再生

[図11]




図11 従来のタイミングチャート

【手続補正書】

【提出日】平成6年7月8日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 3

【補正方法】変更

【補正内容】

[0003]

【従来の技術】従来、この種のデータ記録装置として、例えばデイジタルビデオテープレコーダ(DVTR)がある。DVTRにおいては、高ピツトレートの映像データを、図5に示すように、回転ドラム1上に搭載された複数の記録へツド2、3、4及び5によつて、当該回転ドラム1に巻回された記録テープ6上に記録し、これにより全体的な記録レートを確保した状態で1つの記録へツド当りの記録レートを下げることができるようになされている。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 4

【補正方法】変更

【補正内容】

【0004】ここで記録ヘッド2及び4、又は記録ヘッド3及び5はそれぞれ対向した位置に配置されている。これに対して隣接した記録ヘッド2及び3、又は記録ヘッド1及び5はそれぞれ中心角 θ [$^{\circ}$] 分ずれた位置に配置されている。これによりDVTRにおいては、図6に示すように、矢印Iの方向に走行する記録テープ6の長手方向に対して順次斜め方向Jに記録ヘッド2~5が走査することにより記録トラックTR1、TR2、TR3、TR4、TR5、TR6、……を形成するようになされている。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0007

【補正方法】変更

【補正内容】

【0007】すなわちDVTRの記録系10は、図7に示すように、入力するアナログビデオ信号S1をアナログデイジタル(A/D)変換回路11、シヤフリング回路13、DCT(Discrete Cosine Transform)回路14、量子化回路15、可変長符号化(VLC)回路16を介してチヤンネル分配器12に送出する。チヤンネル分配器12は可変長符号化回路16から出力される可変長符号化データS2をデータS7A及びS7Bに分配し、これにより1チヤンネルでなる高レートの可変長符号化データS2から2チャンネルでなる低レートのチャンネル分配データS7A及びS7Bを生成するようになされている。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0008

【補正方法】変更

【補正内容】

【0008】ここでシヤフリング回路13は、A/D変換回路11から出力されるデイジタルビデオ信号S3をシヤフリング処理し、この結果得たシヤフリングデータS4を続くDCT変換回路14に送出する。DCT変換回路14は各DCTプロツクのデータに対して離散コサイン変換を施し、この結果得たDCTデータS5を続く量子化回路15に送出する。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】 0009

【補正方法】変更

【補正内容】

【0009】 量子化回路15は可変長符号化回路16か

らフイードバツクされるデータ長情報に基づいて目標圧縮率を実現するための量子化レベルを調べ、当該量子化レベルに基づいてDCTデータS5を量子化することによつてその情報を圧縮し、これを量子化データS6として続く可変長符号化回路16に送出する。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 0

【補正方法】変更

【補正内容】

【0010】可変長符号化回路16は量子化データS6を可変長符号化することにより、フオーマットに定められたプロック長の可変長符号化データS2を生成し、これをチャンネル分配器12に送出する。チャンネル分配器12から出力されるチャンネル分配データS7A及びS7Bは、それぞれ外符号形成回路17A及び17Bに送出され、ここでバースト誤り訂正符号が付加される。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0013

【補正方法】変更

【補正内容】

【0013】このようにDVTRの記録系10においては、チャンネル分配器12によつて1チャンネルのデータを2チャンネルのデータ(以下、データS7A、S8A、S9A、S10A、S11A、S12A、及びS12A。をAチャンネルデータ、データS7B、S8B、S9B、S10B、S11B、S12B。及びS12B。をBチャンネルデータと呼ぶ)に分配して、各チャンネルデータを独立に処理するようになされている。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

【補正内容】

【0014】ここでAチャンネルデータ及びBチャンネルデータはシャフリング回路18A及び18Bによつてシャフリング処理される際メモリからの読出し時間がずらされ、この結果各チャンネルデータ間には記録時間差 τ に応じた位相差が形成される。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0024

【補正方法】変更

【補正内容】

【0024】従つて記録系10では、外符号形成回路17A及び17B、シヤフリング回路18A及び18B、内符号形成回路19A及び19B、チヤンネルコーデイング回路20A及び20B、変調器21A及び21Bがそれぞれ2個ずつ必要となり、全体としての回路規模が

大きくなる問題がある。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0028

【補正方法】変更

【補正内容】

[0028]

【課題を解決するための手段】かかる課題を解決するため本発明においては、回転ドラム1上に搭載された複数の記録へツド2~5によつてテープ状の記録媒体6の長手方向に対して順次斜め方向に記録データ $S12A_2$ 、 $S12B_1$ 、 $S12B_2$ を記録するデータ記録装置50において、記録へツド2~5の個数又は記録へツド2~5の搭載位置に応じて複数のチャンネルにチャンネル分配されたデータS7A、S7Bを時分割多重し、時分割多重されてなるデータS33をコーデイング回路55によつてコーデイング処理した後、複数の記録へツド2~5に供給して記録媒体6に記録するようにする。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】0036

【補正方法】変更

【補正内容】

【0036】記録系50はチャンネル分配回路12から出力されるチャンネル分配データS7A及びS7Bをパラレルシリアル変換 (P-S変換)回路51に送出する。パラレルシリアル変換回路51は2 チャンネル分のチャンネル分配データS7A及びS7Bを時分割多重することにより1 チャンネルのシリアルデータS30を生成する。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】0074

【補正方法】変更

【補正内容】

【0074】(3)他の実施例

なお上述の実施例においては、DCT変換回路14、量子化回路15及び可変長符号化回路16を設け、入力データS1を圧縮処理する場合について述べたが、本発明はこれに限らず、圧縮処理しない場合にはDCT変換回路14、量子化回路15及び可変長符号化回路16を省略しても良く、この場合においても上述の実施例と同様の効果を得ることができる。

【手続補正13】

【補正対象書類名】図面

【補正対象項目名】図1


【補正方法】変更

【補正内容】

【図1】

デイジタルビデオテープレコーダの構成

図



【手続補正14】 【補正対象書類名】図面 【補正対象項目名】図7

【補正方法】変更 【補正内容】 【図7】




図7 従来のディジタルピデオテープレコーダ